برو بالا

مجموعه مقالات پایان نامه لونا پروژه

بررسی تکنیک های کاهش توان مصرفی در مدارات دیجیتال

نوشته شده در بهمن ۲۱, ۱۳۹۴ | 507 views

 

 فهرست مطالب

 

چکیده………………………………………………………………………………………………………………………………………………۱

مقدمه……………………………………………………………………………………………………………………………………………….۲

 

فصل اول: تقسیم بندی توان مصرفی در ترانزیستورها

توان دینامیک……………………………………………………………………………………………………………………………………۷

توان سوئیچینگ……………………………………………………………………………………………………………………………… ۷

توان اتصال کوتا ه……………………………………………………………………………………………………………………………..۸

توان ا ستاتیک ………………………………………………………………………………………………………………………………..۹

توان نشتی معکوس …………………………………………………………………………………………………………………………۹

Sub threshod leakage    ………………………………………………………………………………………………………….۱۰

پارامتر های موثر در توان مصرفی………………………………………………………………………………………………….۱۱

زمان صعود و زمان نزول…………………………………………………………………………………………………………………۱۲

دما…………………………………………………………………………………………………………………………………………………..۱۲

 

فصل دوم : تکنیک های ON Chip interconnect

تکنیک کا هش ولتاژسوئینگ…………………………………………………………………………………………………………۱۳

تکنیک Coding   Bus-Invert……………………………………………………………………………………………………16

تکنیک فشرده سازی اطلاعات……………………………………………………………………………………………………….۱۸

اطلاعات بایکدیگر همبستگی داشته باشند و تصادفی نباشند………………………………………………………۱۹

اطلاعات به صورت غیر یکنواخت و تصادفی باشند……………………………………………………………………….۱۹

ارسال داده های صفر و یک به وسیله Level Signaling وSignaling Transition…………………….21

 

فصل سوم : روش هایی برای کم کردن کاهش توان مصرفی بخش های منطقی

(ولتاژ دینامیکی،مدیریت قدرت دینامیکی)DVS.DPS……………………………………………………….24

کاربردهای زمان غیر واقعی……………………………………………………………………………………………………۲۷

DVS برای سیستم های توزیع شده……………………………………………………………………………………..۲۹

تکنیکهای باطری هوشمند……………………………………………………………………………………………………۳۰

ساخت سیستمهای توان پایین………………………………………………………………………………………………۳۱

ساخت سیستم توزیع شده توان پایین……………………………………………………………………………………۳۲

الگوریتم های مفید و سودمند……………………………………………………………………………………………….۳۳

مشکلات واضح و نتیجه گیری در مورد DVS وDPM ………………………………………………………….34

بررسی تکنیکهای توان پایین برای (ROM ) حافظه‌های فقط خواندنی……………………………………۳۵

Word line…………………………………………………………………………………………………………………………………….37

به حداقل رساندن تعداد صفرویک……………………………………………………………………………………………………۳۷

افزایش مقدار داده……………………………………………………………………………………………………………………………..۳۹

ROMهای کوچکتر…………………………………………………………………………………………………………………………۳۹

برخی از روشهای کاهش توان مصرفی در ROM  به وسیله تنظیم ولتاژ……………………………………..۴۰

کاهش شدت جریانهای مدار کوتاه…………………………………………………………………………………………………..۴۴

درجه بندی ولتاژ………………………………………………………………………………………………………………………………۴۵

جمع بندی………………………………………………………………………………………………………………………………………..۴۷

مراجع……………………………………………………………………………………………………………………………………………….۵۰

 

چکیده

درتکنولوژی جدید استفاده از قطعات دیجیتالی مانند تلفن همراه و کامپیوتر های قابل حمل و … و از طرفی دیگر مسئله ی افزایش طول عمر قطعات الکترونیکی و برخی مسائل دیگر، سبب شده اند که مسئله ی کاهش توان مصرفی در مدارات دیجیتال، موضوع تحقیقات گسترده ای در این زمینه گردد.

لذا در سال های اخیر تحقیقات گسترده ای در زمینه کاهش توان مصرفی در مدارات دیجیتال انجام شده است. این تحقیقات بر روی تمام مراحل تولید قطعات دیجیتال انجام می گیرد که گستره ی آن از طراحی تا ساخت را شامل می شود. لذا در این پایان نامه، با طرح مسئله و بررسی پارامترهای موثر در توان مصرفی مدارات دیجیتال سعی شده است برخی از تکنیک های طراحی برای کاهش توان معرفی گردند. در این پایان نامه با کمک روابط توان و پارامترهای موثر در آن، به معرفی برخی از تکنیک هایی پرداخته ایم که می توانند در کاهش توان مصرفی نقش بسزایی داشته باشند.

 

مقدمه

 امروزه دانش design  Low power(طراحی برای توان مصرفی پایین) اهمیت بسیار زیادی در طراحی مدارات دیجیتال دارد که درابتدا به چند نمونه از مواردی که اهمیت موضوع را نشان می دهند، اشاره می شود:

در تکنولوژی جدید اکثر سیستم ها به طور مستقیم از برق شهر تغذیه نمی کنند بلکه از باطری های قابل شارژ تغذیه می کنند .مانند تلفن های همراه و کامپیوترهای قابل حمل و… . به همین دلیل اگر توان مصرفی را در سیستم کاهش دهیم ، مدت زمان بیشتری از باطری می توان استفاده کرد که این یک عامل مهم و اساسی برای طراحان دیجیتال بوده و باعث تحقیقات گسترده ای در این زمینه شده است.

به مرور زمان چون تعداد عناصر داخلی مدارات مجتمع، در حال افزایش است، به تبعیت ازآن توان مصرفی هم چندین برابر می شود که باید روش هایی در طراحی مدارات استفاده گردند تا بتوانیم میزان توان مصرفی را کنترل کنیم؛که مهمترین نتیجه ی آن،کاهش توان،افزایش کارایی و سرعت مدار و همچنین افزایش قابلیت اطمینان و طول عمر مدار خواهد بود.

دلیل دیگر هزینه ی بسته بندی  وخنک کننده ها می باشد ؛ زیرا راه حلهایی که برای خنک سازی سیستم بکار می رود گاهی خیلی بیشتر از خود سیستم هزینه برتر می باشد.

در مدارات الکتریکی هرچه دما بالاتر رود ، از سیم های حامل جریان، جریان بیشتری عبور می کند واین باعث کاهش طول عمر سیم ها می شود ودر نتیجه به مرور زمان قسمتی از مدار قطع می شود. حال مشکل اینجاست که با افزایش دما جریان عبوری از سیم ها افزایش می یابد که افزایش جریان، خود باعث تشدید افزایش دما می گردد. و در نتیجه احتمال پدیده ی جابجایی اتم ها بالاتر می رود. بالاتر بودن این احتمال، معادل است با پایین بودن ضریب اطمینان سیستم ؛ پس برای جبران کاهش ضریب اطمینان ، مجبور به استفاده از تکنیک های دیگری در طراحی هستیم که در مقابل، باعث دادن پنالتی هایی به صورت افزایش حجم مدار و افزایش تأخیرهای مدار و کاهش کارایی مدار می شود.

 

لــــــــــونا پــــروژه   ۰۹۳۵۲۸۴۲۸۳۲

قیمت : 5500 تومان
لینک کوتاه این پروژه : http://lonadoc.com/?p=3026
فرمت فایل : word
تعداد صفحات : 57 صفحه
کلیک جهت خرید کالا ، به منظور پذیرش قوانین و مقررات سایت می باشد .
ipmg
برچسب‌ها : ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ، ،


شما هم می توانید دیدگاه خود را ثبت کنید

- کامل کردن گزینه های ستاره دار (*) الزامی است
- آدرس پست الکترونیکی شما محفوظ بوده و نمایش داده نخواهد شد

اخبار انگلیسی با متن
پروژه روان شناسی
پروژه های حسابداری
سلام دنیا!